Fpga Forex

Argon Design uma Plataforma HFT Baseada em FPGA Em um comunicado de imprensa hoje, a Argon Design da Cambridge no Reino Unido anunciou o que eles descrevem como: Um sistema de comércio de alto desempenho usando uma mistura heterogênea de tecnologias para minimizar a latência comercial. A combinação de tecnologias é fornecida pelo uso da chave de aplicação Arista Networks 7124FX que inclui um Altera FPGA com acesso de nível de hardware a 8 de suas 24 portas Ethernet 10Gb e a um domínio x86 baseado em processadores Intel® Xeon. De acordo com o estudo 034case 034 case 034 no site da Argon, eles desenvolveram um sistema de protótipo onde a análise do feed de dados de mercado e a execução do comércio de caminho rápido são realizadas diretamente no switch de acordo com regras determinadas em paralelo em processadores tradicionais. O acesso direto ao FPGA permite que os feeds de dados sejam analisados ​​e analisados ​​o mais próximo possível dos manipuladores de alimentação. Da mesma forma, o mix de processador heterogêneo no switch permite que outras funções relacionadas sejam realizadas e as ordens sejam executadas novamente no fio. Implantado no CoLo nos locais de negociação como parte da mistura diária de tecnologia encontrada nos racks hoje, esta tecnologia pode levar o design e o desempenho da funcionalidade de negociação a um nível de desempenho superior. O argônio quantificou esse 034 maior nível de desempenho034: Usando o arnês de teste desenvolvido para o programa Finteligent Trading Community, a latência medida foi reduzida em um fator de 25 sobre os modelos x86 puros testados pelo programa. Para a perna medida no arnês de teste, a latência foi reduzida de um melhor anterior de 4,600 para 176ns para negociações geradas algorítmicamente executadas ao mercado simulado. O aprimoramento no desempenho foi alcançado fornecendo um caminho rápido onde os negócios são executados diretamente pelo FPGA sob o controle de regras de disparo processadas pelas funções baseadas em x86. A latência é ainda mais reduzida por duas técnicas adicionais na análise e preempção em linha FPGA. À medida que os dados de mercado entram no interruptor, a trama Ethernet é analisada em série, à medida que os bits chegam, permitindo que a informação parcial seja extraída e combinada antes da recepção total. Em seguida, em vez de esperar até o fim de um possível pacote de entrada desencadeante, a preferência é usada para começar a enviar a parte aérea de uma resposta que contém os cabeçalhos Ethernet, IP, TCP e FIX. Isso permite a conclusão de uma ordem de saída quase imediatamente após o final do pacote de alimentação do mercado desencadeante. O efeito geral é uma redução dramática na latência para aproximar ao mínimo que é teoricamente possível. Aqui, um vídeo que o Argon produziu mostrando o desempenho do protótipo do sistema039 sendo avaliado usando o chicote de teste Finteligent: se você ouvir cuidadosamente, você notará que o Argon afirma que: O switch faz ordens de mercado com base em informações de mercado com o fim do pacote até o final da resposta de pacote Tempos de cerca de 170 ns. De acordo com esse comunicado de imprensa mais uma vez, o Diretor Regional de Serviços Financeiros da Arista039 Paul Goodridge comentou que: Este é exatamente o tipo de aplicação prática que procuramos ver no mercado com o nosso produto 7124FX e estamos encantados e impressionados com o compromisso do Argon Designs e abordagem. Esta joint venture exemplifica a inovação Aristas e destaca o valor real do Aristas EOS (Sistema Operacional Extensível) e sua capacidade de levar a programação para o mercado de comutação Ethernet. Até agora consegui falar com Paul, e perguntei sobre essa programabilidade. Conforme sugerido pela folha de dados 7124FX, a EOS está essencialmente fora da prateleira x86 Fedora 14 Linux, mas um bom conhecimento da Verilog será útil se você achar que precisa programar o próprio FPGA. Quando perguntei sobre os sistemas de desenvolvimento, Paul sugeriu que um bom primeiro passo seria conseguir um Kit de desenvolvimento Altera Stratix III ou IV, que esteja mais prontamente disponível e também muito mais barato do que um 7124FX. Em conclusão, perguntei a Paul se havia alguma coisa He039d gostaria de adicionar o que He039d disse no boletim de imprensa Argon. Ele enfatizou: o foco da Arista039 no empoderamento de nossos clientes e o desempenho determinístico de nossos switches. Parece que, com um mínimo de programação adicional, os clientes de Arista039s em breve terão poderes para iniciar uma negociação determinista de alta freqüência perto da velocidade da luz. A única desvantagem é, é claro, que o preço desse tipo de kit é bastante astronômico também. Atualização - O Argon Design gentilmente nos forneceu este documento para que você leia no seu lazer. Um acelerador de compressão baseado em FPGA para Forex Trading System Kim, S. J. Lee, S. M. Jang, J. H. Kim, S. D. Lee, S. E. Arquitetura do acelerador de transações no tempo para RDBMS. Em: Tecnologias avançadas, incorporadas e multimídia para computação centrada no homem, pp. 329334 Springer, Holanda (2014) Lee, S. E. Zhang S. Srinivasan, S. Fang, Z. Iyer, R. Newell D. Acelerando a realidade aumentada móvel em uma plataforma portátil. Em: IEEE Intl Conf. On Computer Design (ICCD), pp. 419426 (2009) Lee, S. E. Min, K. W. Suh, T. W. Acelerando a extração de descritores de Histogramas de Gradiente Orientado para reconhecimento de pedestres. Computadores e Engenharia Elétrica 39 (4), 10431048 (2013) CrossRef Sukhwani, B. Abali, B. Brezzo, B. Asaad, S. Compensação de dados de alto débito e perda de dados em FPGAs. Em: 19º Simpósio Internacional IEEE Internacional sobre Máquinas de Computação Personalizada Programáveis ​​em Campo (FCCM), pp. 113116 (2011) Guha, R. Al-Dabass, D. Previsão de desempenho de computação paralela de aplicativos de transmissão em FPGA. Em: 12ª Conferência Internacional sobre Modelagem e Simulação de Computadores (UKSim), pp. 579585 (2010) Lyer, R. Sirinivasan, S. Tickoo, O. Fang, Z. LLLikkal, R. Zhang, S. Chadha, V. StillWell, P. Lee, SE Cogniserve: arquitetura de servidor heterogêneo para reconhecimento em larga escala. IEEE Micro 3. 2031 (2011) Jang, J. H. Lee, S. M. Kim, S. D. Gwon, O. S. Ko, E. Lee, S. M. Shin, J. W. Lee, S. E. Acelerando o sistema de negociação forex através da compressão do log de transações. Em: 2014 International SoC Design Conference (ISOCC), pp. 7475 (2014) Abdelfattah, M. S. Hagiescu, A. Singh, D. Gzip em um chip: compressão de dados sem perdas de alto desempenho em fpgas usando opencl. Em: Procedimentos do Workshop Internacional sobre o OpenCL 2013 amplificador 2014, nº 4. ACM (2014)